Rail-to-Rail Input

一句话定位

用 NMOS 与 PMOS 两个差分对并联、各负责一段共模区间，把输入共模范围（ICMR）从地覆盖到电源；难点不在"多放一对输入管"，而在 constant- $g_{m}$ 控制——两对同时导通时总跨导翻倍，必须在中间区把电流压下来。

何时选它 / 何时放弃

✅ $V_{D D}$ 低且输入共模必须覆盖接近整条 supply（电压跟随器、输入共模大幅摆动的 SC 前端）
✅ 与 02-Rail-to-Rail Output 配合做整条 supply 的信号通路
❌ $V_{D D}$ 够高、ICMR 要求宽松 → 单差分对（01-Simple OTA / telescopic / folded）更简单省电，不要为用不上的摆幅买单
❌ 功耗 / 面积极紧张 → 两对输入管 + constant-gm 控制电路的代价不小，先算总账

电路结构

由互补差分对实现（本图库无专门 R2R 输入电路图，按原理讲解，不硬贴图号）：

PMOS 差分对（尾电流源接 $V_{D D}$ 侧）：输入共模偏低时工作，栅压离 $V_{D D}$ 有一定裕量即可导通；
NMOS 差分对（尾电流源接 $V_{S S}$ 侧）：输入共模偏高时工作；
两对差分电流在有源负载（电流镜）处汇合进增益级，ICMR 三段接力覆盖全 supply：

$V_{C M}$ 区间	导通情况
低共模，接近 $V_{S S}$ /GND	只有 PMOS 对工作
中间区域	两对同时工作， $g_{m, t o t} = g_{m n} + g_{m p}$
高共模，接近 $V_{D D}$	只有 NMOS 对工作

单类输入对的 ICMR 上下限大约各被一个 $V_{G S}$ 吃掉；两个互补 pair 各负责一段，才把整段 supply 都"接住"。

核心设计公式（设计时直接查）

记号约定： $g_{m n}$ 、 $g_{m p}$ 为 NMOS/PMOS 输入对各自满尾电流时的跨导； $I_{T}$ 为单对满尾电流； $V_{o v}$ 、 $V_{t h}$ 为输入管过驱动与阈值， $V_{o v, N T}$ 、 $V_{o v, P T}$ 为两尾电流源的过驱动； $C_{L}$ 为输出端总电容。

指标	公式	说明
总跨导	$g_{m, t o t} = g_{m n} + g_{m p}$	单对工作区只有一项；中间区两项相加，不做控制会接近翻倍
GBW 漂移	$G B W = \frac{g_{m, t o t}}{2 π C_{L}}$	$g_{m}$ 随 $V_{C M}$ 变 → GBW、PM、噪声全随共模漂移——这是必须做 constant-gm 的根源
3× 电流切换	中间区把每对尾电流降到 $I_{T} / 3$	$g_{m} \propto \sqrt{I}$ （强反型）→ 每对跨导降为 $g_{m} / \sqrt{3}$ ，总跨导 $\approx 2 g_{m} / \sqrt{3} \approx 1.15 g_{m}$ ，波动 ≈ ±15%
constant-gm 目标	波动压进 ±10~20% 即可	不必追求绝对恒定；电流开关（1:3 电流镜）+ 源极负反馈混用是常见工程手段
电流平方根合成	在 $\sqrt{I}$ 域做电流加减再平方回来	$g_{m} \propto \sqrt{I}$ 的线性化合成，理论上更平，但电路复杂、吃 headroom
交越点（区间边界）	NMOS 对导通： $V_{C M} \geq V_{t h n} + V_{o v n} + V_{o v, N T}$ ；PMOS 对截止：$V_{CM}\ge V_{DD}-	V_
噪声/失调叠加	近似 $\times \sqrt{2}$ ，且随共模分段变化	两对输入管各自贡献、非相干叠加；预算按最坏工作区算

设计流程：从规格到 W/L

先画 $g_{m}$ vs $V_{C M}$ 曲线：确认三段区间的交越点在哪、峰值多高——不知道峰在哪，constant-gm 无从下手。
定开关电平：按交越点公式把电流开关的切换点放在中间区边界上，并给 PVT 留裕量（开关电平随阈值漂移，是全设计的薄弱点）。
分别定两对输入管：NMOS/PMOS 的反型水平、 $V_{t h}$ 不同，不能简单复制 W/L；用 gm/ID 分别查（见 gmid方法），目标两对 $g_{m}$ 匹配（尺寸/电流）。
constant-gm 电路落尺寸：3× 电流切换的 1:3 电流镜复制比例，或平方根合成电路，按中间区目标 $g_{m}$ 校准。
补偿按最坏点设计：phase margin 检查必须覆盖三个区间，尤其中间区 $g_{m}$ 最大、GBW 最高的点。
扫描验证：AC/STB 扫 $V_{C M}$ 看 GBW/PM 包络，Monte Carlo 看开关电平与 $g_{m}$ 匹配的失配散布（见 AC仿真和STB仿真）。

注意事项 / 常见坑

两对输入管的失调与噪声近似 $\times \sqrt{2}$ ：两对都折算进输入，失配与噪声比单对大约多 40%；中间区由两对同时贡献、数值还随共模分段变化，预算要按最坏区算。
交越区的 $g_{m}$ 峰谷：控制电路切换不理想时交越点附近 $g_{m}$ 出现峰或谷 → GBW/PM 毛刺；开关的切换带宽必须远高于信号带宽，否则动态时 $g_{m}$ 跟着信号乱跳。
开关电路的毛刺（glitch）：电流开关切换瞬间的时钟馈通 / 电荷注入直接进差动通路，layout 对称与开关尺寸是实打实的干扰源。
低压下 constant-gm 电路本身吃 headroom：检测与开关电路还要多一层 $V_{o v}$ 裕量—— $V_{D D}$ 低到一定程度，控制电路的收益会被它自己的压降吃掉。
NMOS/PMOS 阈值反向漂移：两对 $V_{t h}$ 随工艺角反向变化，交越点和 $g_{m}$ 匹配在 PVT 下都会动，必须 corner + MC 覆盖。
输入电容翻倍：两对管的 $C_{g s}$ / $C_{g d}$ 叠加，输入电容大增，影响前端带宽与噪声匹配——follower 应用尤其明显。

优点 / 缺点

优点	缺点
ICMR 覆盖全 supply，低 $V_{D D}$ 也能用满输入摆幅	不做 constant-gm 时 $g_{m}$ （GBW/噪声/PM）随共模漂移
与 R2R 输出配合可做整条 supply 的信号通路	器件与功耗约翻倍（两对 + 两套尾源 + 控制电路）
follower 等输入输出共模接近的应用几乎必需	两对 $V_{t h}$ / $g_{m}$ 匹配复杂，PVT 漂移方向不一致
不做控制也能先用（无源负载方案简单）	输入电容增大；constant-gm 电路面积/电流开销

与邻近结构对比

对比项	单差分对（01-Simple OTA）	03-Folded Cascode	Rail-to-Rail Input
输入共模范围	窄，≈ $V_{t h} + 2 V_{o v}$ 起步	中等，取决于输入对类型	接近 rail-to-rail
$g_{m}$ 随 $V_{C M}$	稳定	较稳定	需 constant-gm 控制
面积/功耗	最低	中等	最高
输入电容	小	小	大
低 VDD 适应	差	中	好
失调/噪声	一对输入管	一对输入管	约 ×√2，分段变化

一句话：低 VDD + 全轨共模才值得上互补输入对；否则单差分对在面积、功耗和匹配成本上完胜。